Доработка проекта на Verilog
Подробное описание задачи
Есть файл с неполным решением этой задачи, необходимо доработать её до конца
На данный момент реализовано все 3 необходимых блока - CPU, КЭШ, Память
Они взаимодействуют друг с другом по указанным на диаграме шинам адреса, данных и команд.
CPU запрашивает данные в КЭШе. Если в локальном хранилище КЭШа эти данные есть, он отдаёт их CPU.
Если Же запрошенных данных нет, то КЭШ обращается за ними в Память. Память за несколько тактов выдаёт в КЭШ интересующие его данные, а КЭШ в свою очередь передаёт уже часть этих данных в CPU, в ответ на первоначальный запрос.
CPU запрашивает данные расположенные по определённым адресам, в соответствии с алгоритмом программы, описанном в задании. На данный момент этот алгоритм функционирует только частично.
То есть большая часть предпоследнего пункта и часть последнего пункта выполнены. Также выполнен первый пункт, потому что без него невозможно приступить к моделированию системы